Nút thắt thực sự của AI không phải là chip: Nhà thiết kế chip kỳ cựu nói rằng đóng gói, kết nối và bộ nhớ mới là yếu tố quyết định

TREE NEWS đưa tin: Một nhà thiết kế chip kỳ cựu được giới công nghệ biết đến với biệt danh “Mr. Bubble” vừa đưa ra một đánh giá thẳng thắn về chuỗi cung ứng năng lực tính toán AI: rào cản của trí tuệ nhân tạo giờ đây không còn nằm ở chính die logic, mà ở đóng gói tiên tiến, độ trễ kết nối và hệ thống phân cấp bộ nhớ. Trong một cuộc phỏng vấn sâu rộng, nhà phân tích phần cứng này lập luận rằng Định luật Moore đã thực sự phá sản trên phương diện kinh tế, và trọng tâm của ngành đã dịch chuyển từ “thiết kế chip nhanh hơn” sang “kiểm soát toàn bộ chồng vật lý từ silicon đến rack.”

Kinh tế học của Định luật Moore đã sụp đổ

Luận điểm cốt lõi của Mr. Bubble là việc thu nhỏ transistor không còn đáng giá nữa. Tiến lên mỗi nút quy trình mới giờ đây tốn hàng chục tỷ đô la, nhưng chỉ mang lại mức tăng mật độ 15–20% thay vì gấp đôi như trong lịch sử. Kết quả là, theo ông, đóng gói tiên tiến đã trở thành “Định luật Moore mới” — ngành công nghiệp đang mở rộng diện tích và ghép nhiều die lại với nhau để hoạt động như một chip duy nhất, thay vì không ngừng thu nhỏ transistor trên mỗi đơn vị diện tích.

Sự dịch chuyển đó có những hệ quả thực tế đối với chuỗi cung ứng. Ông chỉ ra lộ trình của Nvidia, mà theo ông bị hạn chế ít hơn bởi tham vọng thiết kế của chính Nvidia mà bởi những gì các nhà cung cấp bộ nhớ và đóng gói có thể giao được. Gói bốn die ban đầu được lên kế hoạch cho Rubin Ultra được cho là đã bị hạ cấp xuống hai die mỗi gói, với hai gói được liên kết qua PCB. Trong thế giới đó, các nhà sản xuất PCB — chứ không phải các nhà thiết kế GPU — trở thành nút thắt mới.

Đơn vị tính toán giờ đây là rack

Khi số lượng tham số mô hình tăng vọt, trọng tâm đã chuyển từ mở rộng ngang sang mở rộng dọc. Mr. Bubble lập luận rằng bạn không thể thiết kế một chip trong chân không nữa: mục tiêu thiết kế là toàn bộ rack, hoặc nhiều rack, cho cả huấn luyện lẫn suy luận. Thông lượng và độ trễ kết nối giờ đây quyết định sự sống còn của một cụm.

Ông so sánh hai kiến trúc: hệ thống NVL72 của Nvidia, sử dụng các mạng NVSwitch lớn chiếm không gian rack lẽ ra dành cho GPU, và đội TPU của Google, với miền mở rộng dọc đạt khoảng 9.600 chip cùng logic định tuyến được tích hợp trực tiếp vào silicon. Năng lực thiết kế ở cấp hệ thống đó, theo ông, sẽ là hào bảo vệ cốt lõi cho các nhà cung cấp phần cứng AI trong tương lai.

Bộ nhớ: Flash, không chỉ HBM

Về suy luận, Mr. Bubble thách thức quan điểm đồng thuận rằng HBM ngày càng đắt đỏ là câu trả lời duy nhất. Trọng số mô hình thuộc về HBM, ông nói, nhưng nếu tất cả ngữ cảnh không được sử dụng đồng thời, thì chẳng có lý do gì để lưu trữ ngữ cảnh khổng lồ ở đó. Ông kỳ vọng “flash offload” sẽ phát triển, với flash rẻ hơn, dung lượng cao hơn — bao gồm flash băng thông cao (HBF) — đảm nhận ngữ cảnh, miễn là bộ điều khiển flash được thiết kế cho khối lượng công việc AI.

Canh bạc dài hạn của ông là 3D DRAM: liên kết DRAM trực tiếp phía trên logic để cắt giảm độ trễ, tăng băng thông và giảm điện năng nhờ sự gần gũi vật lý thuần túy.

Điểm mấu chốt cho nhà đầu tư

Sở hữu cuốc và xẻng. Mr. Bubble ưa chuộng các công ty tầng phần cứng với hào bảo vệ kéo dài hàng thập kỷ hơn là các phòng thí nghiệm AI tiên phong mà ông nói sẽ cạnh tranh đến chết khi sự luân chuyển nhân tài bào mòn lợi thế alpha.
Theo dõi các mã đóng gói và PCB. Khi số lượng die tăng lên và các gói nhân lên, các nhà sản xuất đóng gói tiên tiến và PCB trở thành điểm nghẽn mang tính cấu trúc.
Suy nghĩ lại về giao dịch bộ nhớ. Nhu cầu HBM có thể kém co giãn hơn so với giả định; bộ điều khiển flash, 3D DRAM và mở rộng bộ nhớ kiểu CXL là những cơ hội bị đánh giá thấp.
Hoàn vốn capex là hợp lý. Ông lập luận rằng một vài loại thuốc do AI khám phá có thể biện minh cho toàn bộ việc xây dựng trung tâm dữ liệu — một kịch bản cất cánh nhanh chóng, không phải bong bóng.

Thông điệp dành cho thị trường: giao dịch AI đang dịch chuyển xuống dưới trong chồng công nghệ, từ các nhà thiết kế chip sang cơ sở hạ tầng vật lý kém hào nhoáng nhưng thực sự truyền tải các bit.