인텔이 그리는 2045년의 비전: 칩은 옆으로가 아니라 위로 자란다
TREE NEWS 보도: 인텔의 팹과 연구소를 심층 취재한 드문 기회에서, 다섯 명의 기술 리더들은 트랜지스터, 인터커넥트, 칩 간 연결을 위로 쌓아 올리며 칩이 3차원으로 계속 성장하는 미래를 제시했습니다. 그러나 각각의 새로운 구조는 열과 통합 문제를 극복하는 데 약 10년이 걸리며, 엔지니어들조차 기술 로드맵을 약 4년 앞까지만 내다볼 수 있습니다. 더 당면한 제약은 장비입니다. 인텔의 CTO는 기존 글로벌 장비로는 첨단 노드 웨이퍼 생산능력을 두 배로 늘리는 데 그칠 것으로 추정하며, 이는 지난 10년간 AI 컴퓨팅의 연간 3배 성장에 크게 못 미치는 수준입니다.
2045년으로 가는 길: GAA, CFET, 그 너머
인텔의 현행 양산 공정 개발을 이끄는 크리스 오스는 게이트올어라운드(GAA) 트랜지스터가 언제나 최종 목표였으며 1990년대에 처음 구상되었다고 언급했습니다. 다음 단계는 N형과 P형 트랜지스터를 수직으로 적층하는 CFET로, 밀도를 두 배로 높이지만 배선과 방열을 복잡하게 만듭니다. 2045년까지 오스는 더욱 공격적인 구조를 예상합니다. “트랜지스터, 인터커넥트, 다시 트랜지스터, 다시 인터커넥트—왜 안 되겠는가?” 메모리 칩은 이미 NAND로 3D화되었고, DRAM도 뒤따를 가능성이 큽니다. 열은 여전히 가장 큰 한계입니다. “그것은 제약이 될 것이고, 언제나 제약이겠지만, 우리는 이 문제들을 해결할 수 있습니다.”
인터커넥트와 패키징: 주목받지 못한 주역들
트랜지스터 위에는 수십 층의 금속 인터커넥트—현재는 구리—가 트랜지스터를 회로로 연결합니다. 인텔 연구소는 구리를 대체할 루테늄을 탐구 중이며, 이는 라이너가 필요 없게 하고 20nm 피치 이하에서 유리해집니다. 칩 간 연결에 대해 첨단 패키징 디렉터 타일러 오스본은 솔더 범프 없이 구리 인터페이스를 직접 접합하는 하이브리드 본딩을 강조했습니다. 15년 전 130~150마이크론 피치에서 오늘날 양산 25마이크론, 연구소에서는 10마이크론 이하, IEEE ECTC에서 0.45마이크론까지 시연된 가운데, 오스본은 “긴 활주로”를 본다고 말합니다.
혁신 예산: 새로운 구조에 10년이 걸리는 이유
핀펫은 1989년 실험실에서 검증되었지만 양산에 이른 것은 2011년이었고, GAA는 1988년 검증되어 삼성이 2022년 양산했습니다. 지연은 약 2,000개의 공정 단계를 조정해 허용 가능한 수율로 대량 생산에서 안정적으로 작동하도록 만드는 데서 비롯됩니다. 인텔의 10nm 실패는 뼈아픈 교훈을 남겼습니다. 한 번에 너무 많은 혁신을 시도한 것입니다. “한 노드에서 너무 많은 혁신을 하지 마라”라고 오스는 말했습니다. 인텔은 이제 “스테이지 게이트”를 사용합니다. 새로운 기술은 수율, 결함, 성능 목표를 충족해야 다음 단계로 나아갈 수 있으며, 그렇지 않으면 다음 세대로 미뤄집니다.
장비 병목: 진짜 AI 컴퓨팅 제약
ASML은 연간 100대 미만의 EUV 노광 장비를 출하하며, 이는 인텔, TSMC, SK하이닉스에 나뉩니다. 인텔 CTO 푸시카르 라나데는 부족을 인정하면서도 덧붙였습니다. “EUV나 ASML만이 유일한 병목은 아닙니다. 우리는 모든 장비에서 심각한 부족을 보고 있습니다.” 공정이 확정되면 장비는 고정됩니다. 인텔은 18A에서 14A로 갈 때 장비 재사용률 80%를 목표로 합니다. 글로벌 장비로 첨단 웨이퍼 생산능력을 10배로 늘릴 수 있느냐는 질문에 라나데는 “10배는 아닙니다. 아마 2배 정도”라고 답했습니다. 장비 리드타임이 18개월이고 새 팹 건설에 수년이 걸리는 만큼, 2030년까지 생산능력은 현재 예측을 크게 웃돌지 못할 것입니다. 팹은 약 80%가 고정비이므로 가동률이 곧 매출을 좌우합니다. 이는 40년 전 20개 파운드리에서 오늘날 3개로 이어진 업계 통합을 설명합니다.
High-NA 리소그래피: 두 회사, 두 가지 계산
개구수 0.33 대비 0.55인 High-NA EUV는 한 번의 패스로 더 미세한 패턴을 인쇄할 수 있지만, 지원 장비 포함 약 4억 달러로 두 배가량 비쌉니다. 인텔은 후면 전력 공급이 전면 피치 요구를 완화해 High-NA가 후면 전력이 없어 이중 패터닝을 써야 하는 TSMC보다 인텔에 더 가치 있다고 주장합니다. TSMC 회장 C.C. 웨이는 High-NA의 양산 부재가 순전히 비용 문제라고 말했지만, 보고서에 따르면 TSMC는 2030년부터 이를 도입할 예정입니다. 인텔은 14A를 위한 옵션으로 이를 유지하고 있습니다.
시장 시사점
투자자에게 핵심 시사점은 다음과 같습니다.
- AI 컴퓨팅 성장은 수요가 아니라 장비에 의해 제약받을 수 있습니다. 생산능력이 두 배로만 늘어나는 동안 AI 컴퓨팅 수요가 매년 3배로 늘어난다면, 최첨단 칩의 가격 결정력은 강하게 유지되어 TSMC, ASML, 장비 공급업체에 유리할 수 있습니다.
- 인텔의 파운드리 야망은 실행에 달려 있습니다. 라나데에 따르면 이 회사는 기술이 아니라 규모에서 뒤처져 있습니다. 그러나 18A는 처음에 PDK가 없었고, 14A가 제대로 된 고객용 설계 키트를 갖춘 첫 공정이 될 것입니다. 실행 리스크는 여전히 높습니다.
- 첨단 패키징은 성장 영역입니다. 하이브리드 본딩과 3D 적층은 AI 칩에 핵심이 될 것이며, 어플라이드 머티어리얼즈, 램리서치, BESI 같은 공급업체에 유리합니다.
- 메모리 공급 격차가 컴퓨팅보다 클 수 있습니다. 라나데는 메모리 부족이 컴퓨팅 부족을 넘어설 수 있다고 언급했으며, 이는 마이크론, SK하이닉스, 삼성 같은 메모리 제조사에 강세 신호입니다.
투자자를 위한 핵심 요점
- 장비 제약은 AI 칩 공급이 수요에 뒤처지게 만들어 TSMC와 ASML의 가격을 뒷받침합니다.
- 인텔의 로드맵은 신뢰할 만하지만 실행 리스크가 높습니다. 14A 고객 약속을 주시하십시오.
- 첨단 패키징과 하이브리드 본딩은 저평가된 성장 동력입니다.
- 메모리 공급 부족이 지속되어 메모리 제조사에 유리할 수 있습니다.
- High-NA 도입 시기(TSMC는 2030년)는 리소그래피 공급업체의 설비투자 사이클에 영향을 줍니다.
